Léxico tecnológico Petermann

Adaptación óptima de los cristales a los circuitos integrados

Guía práctica para desarrolladores electrónicos

Para que un oscilador de cristal (cristal oscilante en la etapa de oscilación de un circuito integrado) oscile de forma estable, precisa y fiable, el cristal utilizado debe adaptarse de forma óptima a los requisitos del circuito integrado correspondiente.

Las capacitancias de carga, las condiciones transitorias, el nivel de accionamiento (corriente de cuarzo) y los factores de disposición en la placa de circuito impreso son factores decisivos.

Este artículo explica de forma compacta y práctica cómo sintonizar correctamente un generador de reloj de cristal y qué errores se producen con especial frecuencia en la práctica.

A. Por qué es necesario sintonizar los cristales y los circuitos integrados

Los cristales son componentes que determinan la frecuencia y cuya precisión depende en gran medida de su entorno eléctrico. Los fabricantes de microcontroladores suelen especificar

  • la capacitancia de carga requerida (CL)
  • nivel de accionamiento admisible
  • Tiempo de arranque requerido
  • topología del oscilador y amplificación interna

Sólo si estos parámetros coinciden con el cristal, el oscilador funcionará dentro de sus tolerancias y cumplirá los requisitos de temporización, como las velocidades de transmisión inalámbrica, USB, CAN, Ethernet, UART, etc.

B. El papel de la capacidad de carga (CL)

La capacitancia de carga define el punto de funcionamiento de la frecuencia de oscilación. Cada cristal se ajusta a un CL específico (por ejemplo, 8 pF, 12 pF, 16 pF).

La capacitancia de carga efectiva resulta de:

Capacidad de carga Frecuencia de vibración

Capacitancias parásitas típicas:

  • Pin CI: 1-3 pF
  • Trazadas: 0,5-2 pF
  • Padras de soldadura: 0,5-1 pF

.

Si CL se selecciona demasiado pequeño: La frecuencia aumenta → Error de sincronización posible.
Si CL se selecciona demasiado grande: La frecuencia disminuye y el oscilador puede arrancar mal.

 

Lea más aquí: Medir y verificar la capacitancia de carga CL en el circuito / Determinar la capacitancia parásita Cpar en la placa de circuito

Determinar la capacitancia parásita Cpar en la placa de circuito.

C. Dimensionamiento de las capacidades externas

Las capacitancias externas C1 y C2 se seleccionan de forma que:

Dimensionamiento de las capacidades externas Fórmula

Valores orientativos típicos:

Cuarzo CL

C1/C2 valor inicial

6 pF12-15 pF
8 pF15-18 pF
12,5 pF18-20 pF

A menudo se realiza un ajuste preciso mediante mediciones o recomendaciones del fabricante.

Como ejemplo de cálculo:

Pregunta: "¿Qué capacitancias externas necesito conectar a un cristal CL 12pF?".

Basándose en la fórmula anterior, se calcula lo siguiente:

182 dividido por 36 más 2pF = 18 pF (CX1 y CX2 deben ser cada uno de 18pF a GND).

Las mediciones en circuito de nuestros cristales oscilantes en circuitos de clientes mostraron una capacitancia parásita(C parásita) de 2pF como parámetro medio muy fiable.

Sin embargo, también hay fabricantes de circuitos integrados que describen una carga capacitiva de XIN/XOUT de hasta 7pF en sus hojas de datos. Por lo tanto, es importante volver a leer la hoja de datos antes de calcular las capacitancias del circuito para el oscilador de cristal para ver qué carga capacitiva puede estar especificada para XIN/XOUT.

Si el oscilador de cristal se va a utilizar en una aplicación con mayor precisión a largo plazo, por ejemplo en aplicaciones inalámbricas para la banda ISM, recomendamos el uso de capacitancias de circuito toleradas al 1%.

D. Nivel de conducción y pérdida de potencia

El nivel de accionamiento (normalmente 1-200 µW) indica cuánta potencia puede tolerar permanentemente el cuarzo.

Un nivel de accionamiento demasiado alto provoca

  • Mayor envejecimiento y deriva
  • Aumento de la estabilidad de frecuencia
  • Aumento de la resistencia de resonancia en serie
  • Fallos debidos a grietas en la plaqueta de cuarzo

Un nivel de accionamiento demasiado bajo provoca

  • arranque poco fiable
  • Aumento de los valores de fluctuación

Los circuitos integrados de los osciladores suelen especificar el nivel de accionamiento típico y máximo; se recomienda realizar una medición.

Dado que los diseños de resonador para los cristales SMD que suministramos son de desarrollo propio, también podemos suministrar cristales osciladores de MHz con una elevada estabilidad de nivel de accionamiento en pequeñas carcasas cerámicas. El minicristal de baja ESR de la serie SMD03025/4 de hasta 500 µW y el cristal de MHz ultraminiatura de la serie SMD02016/4 de hasta 400 µW.

 

Más información: Medición del nivel de accionamiento y de la corriente del cristal

E. Hora de arranque (hora de inicio)

El tiempo de arranque depende de:

  • Ganancia del oscilador en el circuito integrado
  • ESR (resistencia equivalente en serie) del cuarzo
  • Capacitancia de carga del oscilador de cuarzo
  • Valores de las capacitancias del circuito externo
  • Temperatura y tensión de alimentación

Los valores excesivos de CL suelen prolongar significativamente el tiempo de arranque → problemático para MCU de baja potencia con ciclos de reposo.

 

Más información aquí: Medición del tiempo de arranque del oscilador de cristal

F. ESR - un parámetro subestimado

La ESR influye

  • Comportamiento transitorio y estabilidad transitoria
  • Consumo de energía
  • Comportamiento transitorio a bajas corrientes de cuarzo

Muchos circuitos integrados especifican una ESR máxima (por ejemplo, 70 Ω). Si el cristal supera este valor, el oscilador no puede arrancar con seguridad.

 

Más información aquí: Comprobación de la ESR (resistencia serie equivalente) del cristal de cuarzo

F.1: Por qué las etapas osciladoras tienen una resistencia de entrada negativa

En los osciladores capacitivos de Pierce - con diferencia la topología más utilizada en microcontroladores - el inversor interno del CI opera en un rango de funcionamiento analógico en el que se comporta como un amplificador con impedancia negativa. Esta resistencia de entrada negativa (-Rneg) es intencionada y asegura que:

  • el cristal reciba energía del circuito oscilador,
  • se compensen las pérdidas en el cristal (ESR),
  • la oscilación crezca de forma independiente y se estabilice.

Simplificado, la condición inicial es

Condición inicial

Esto significa: El valor de la resistencia negativa de entrada debe ser mayor que la resistencia en serie (ESR) del cristal.

Sólo entonces habrá una amplificación neta que conduzca a la oscilación.

Sólo entonces se producirá una amplificación neta que conduzca a la oscilación.

Sólo entonces se producirá una amplificación neta que conduzca a la oscilación.

 

Lea más aquí: Compruebe la resistencia de entrada negativa -Rneg y la reserva de seguridad transitoria

 

F.2: Influencia en la seguridad de respuesta transitoria

Si la cantidad de la resistencia de entrada negativa es demasiado pequeña (es decir, -Rneg es demasiado débil), ocurre lo siguiente:

.

  • El cristal recibe muy poca energía → oscilación lenta o nula
  • La oscilación sólo se inicia a una tensión de alimentación o temperatura más altas
  • El arranque en modos de funcionamiento de baja potencia se vuelve poco fiable

.

Causa típica:
Por razones de eficiencia, algunos MCU modernos tienen amplificadores osciladores débiles, lo que significa que -Rneg es menor que en generaciones de CI más antiguas. Al mismo tiempo, muchos diseños trabajan con pequeñas capacitancias de carga o largas trazas, lo que aumenta las pérdidas parásitas.

 

F.3: Por qué los cristales con baja ESR son especialmente importantes

La ESR del cristal de cuarzo define sus pérdidas internas. Una ESR baja significa:

  • Menores pérdidas
  • Menor contraamplificación requerida
  • Alta fiabilidad de respuesta transitoria incluso con etapas osciladoras débiles
  • Tiempo de arranque más bajo
  • Oscilación más estable a lo largo de la temperatura

.

Recomendación práctica:
- Utilice cristales cuya ESR sea muy inferior al valor máximo especificado por el CI.
- Si un microcontrolador especifica, por ejemplo, máximo 70 Ω ESR, lo ideal es un cristal con 30-50 Ω ESR. Esto deja un margen de seguridad suficiente frente a una posible baja resistencia de entrada negativa del oscilador.

<p

 

<p>Lea más aquí: Compruebe la ESR (resistencia serie equivalente) del cuarzo

 

F.4: Conclusión sobre la interacción de -Rneg y ESR del cuarzo

La seguridad de oscilación depende esencialmente de:

  • que el oscilador interno proporcione una resistencia negativa de entrada suficiente,
  • que el cuarzo tenga una ESR suficientemente baja,
  • que las capacitancias de carga estén correctamente dimensionadas.

.

Sólo si la relación entre -Rneg y ESR es correcta, el cuarzo arrancará de forma rápida, fiable y en todo el rango de temperatura y tensión.

 

Lea más aquí: Compruebe la resistencia de entrada negativa -Rneg y la reserva de seguridad de arranque

G. Recomendaciones de disposición

Lo siguiente se aplica a los cristales:

  • Coloque el cristal + los condensadores lo más cerca posible del circuito integrado.
  • Trazas cortas y simétricas
  • Sin señales ni planos de tierra directamente debajo del cristal - reduce la capacitancia parásita
  • Isla GND dedicada para los condensadores
  • Si es posible, conecte el cristal a GND (con nuestros cristales oscilantes SMD en carcasa cerámica, los pads #2 y #4 pueden conectarse a GND. Pero, por favor, conecte el cristal a GND inmediatamente y no lo cambie para sintonizar la frecuencia en el circuito.

Estas medidas mejoran la compatibilidad electromagnética, el jitter y el comportamiento de arranque.

 

Lea más aquí: Validación del diseño en la placa terminada - comprobación del jitter, EMC y comportamiento de arranque

H. Errores comunes en la práctica

  • Selección incorrecta de CL → Error de frecuencia
  • Cristal con ESR demasiado alta → No arranca de forma fiable.
  • Nivel de accionamiento superado → El cristal deriva fuertemente
  • Disposición deficiente → Oscilación inestable
  • Capacitancias parásitas mal tenidas en cuenta

I. Conclusión

La adaptación óptima de un cristal a un circuito integrado es crucial para la fiabilidad del oscilador y el funcionamiento a largo plazo del resonador de cristal en el circuito (adaptación del nivel de accionamiento). Con la capacitancia de carga correcta, el nivel de accionamiento correcto, una ESR adecuada y un buen diseño, los desarrolladores pueden garantizar unas referencias de frecuencia estables.

Diagramas de osciladores

Explicación técnica de los diagramas de osciladores

Vista general

Los diagramas mostrados describen los mecanismos físicos y eléctricos que determinan el comportamiento de arranque y funcionamiento de un oscilador Pierce estabilizado por cuarzo. La atención se centra en particular en

  • la resistencia de entrada negativa de la etapa osciladora,
  • el modelo de pérdida del cristal de cuarzo (ESR),
  • la condición de arranque según el criterio de Barkhausen,
  • la estructura temporal del nivel de accionamiento,
  • las capacitancias parásitas y
  • factores de influencia relacionados con la disposición.

Estos parámetros son decisivos para la reserva de seguridad de conexión, el tiempo de conexión, la precisión de frecuencia, la fluctuación y la estabilidad a largo plazo.

1. oscilador pierce y resistencia de entrada negativa

(ilustración superior izquierda)

Este diagrama muestra el clásico circuito oscilador de Pierce integrado en la mayoría de microcontroladores y ASIC. El oscilador Pierce se basa en un amplificador inversor que se fuerza a un funcionamiento lineal mediante realimentación a través del cristal de cuarzo. En este punto de funcionamiento, la etapa de entrada puede describirse mediante un modelo equivalente de pequeña señal con una parte real negativa de la impedancia.

Matemáticamente, se aplica lo siguiente:

Fórmula del oscilador de Pierce

Esta resistencia negativa representa una fuente de energía activa que compensa las pérdidas que se producen en el cuarzo.

<p

<p>Propiedades importantes de -Rneg:

  • dependiente de la tensión de alimentación, la temperatura y la variación del proceso
  • fuertemente influenciado por las redes de polarización internas
  • deliberadamente reducido en diseños de baja potencia

.

Significado técnico:

  • El inversor interno del CI funciona en el rango lineal y se comporta como una resistencia negativa (-Rₙₑg).
  • Esta resistencia de entrada negativa compensa las pérdidas del cuarzo (su ESR).
  • Sólo si existe suficiente impedancia negativa, la oscilación puede crecer.

.

Afirmación básica:
La etapa osciladora suministra energía - el cristal determina la frecuencia.

La etapa osciladora suministra energía - el cristal determina la frecuencia.

 

Lea más aquí: Compruebe la resistencia de entrada negativa -Rneg y la reserva de seguridad transitoria

2. modelo de capacidad de carga del cristal de cuarzo

(ilustración superior central)

Esta ilustración muestra el cristal de cuarzo con los dos condensadores de circuito externo C₁ y C₂.

El cuarzo puede describirse eléctricamente mediante un elemento RLC en serie(R1, L1,C1) con una capacitancia de paquete en paralelo C0. La ESR (resistencia serie equivalente) representa las pérdidas mecánicas del sistema de oscilación.

El cableado externo con C₁ y C₂ define la capacitancia de carga efectiva:

Capacidad de carga efectiva Fórmula

Las desviaciones del CL especificado provocan

  • Desplazamiento sistemático de la frecuencia
  • Cambio del ángulo de fase en el bucle de control
  • Reducción de la reserva de resistencia negativa

Importancia técnica:

  • La capacitancia de carga efectiva determina la frecuencia real de funcionamiento del cuarzo.
  • C₁ y C₂ actúan en serie, con capacitancias parásitas adicionales.
  • El cuarzo siempre se especifica para una capacitancia de carga definida (por ejemplo, 8 pF o 12 pF).

Mensaje clave:
Una capacitancia de carga incorrecta provoca desviaciones de frecuencia y un peor comportamiento transitorio.

3. Condición de arranque y reserva de resistencia negativa (Condición de arranque: |Rₙₑg| > Rₑₛᵣ)

(ilustración superior derecha)

La condición de arranque necesaria resulta del criterio de Barkhausen:

  • Ganancia de bucle ≥ 1
  • Desplazamiento de fase = 0° (o 360°)

En el modelo de impedancia esto se reduce a:

Modelo de impedancia Fórmula

Se recomienda una reserva de seguridad para diseños robustos:

Fórmula de reserva de seguridad

En las aplicaciones de automoción se requiere lo siguiente:

Aplicaciones de automoción Fórmula

Consecuencias de una reserva insuficiente:

  • Tiempo de arranque prolongado e inestable
  • Sin balanceo dependiente de la temperatura
  • Problemas de arranque con baja tensión de alimentación

.

Esta sencilla desigualdad describe la condición fundamental de arranque.

<p

<p>Significado técnico:

  • El valor de la resistencia de entrada negativa debe ser mayor que la ESR del cristal.
  • Si no se cumple esta condición, el cristal no oscilará o sólo lo hará de forma poco fiable.
  • Los MCU modernos de bajo consumo suelen tener una -Rₙₑg menor que los diseños más antiguos.

Mensaje del núcleo:
Los cristales con ESR baja son cruciales para una respuesta transitoria segura en la etapa de oscilador.

Cristales con ESR baja.

<>Todos los cristales osciladores que suministramos incorporan la exclusiva Tecnología LRT(Low ESR Resonator Technology). Nuestros innovadores cristales resonantes LRT tienen valores de ESR muy bajos por diseño (a +25 °C y en el rango de temperatura especificado correspondiente), de modo que ofrecen al diseñador de circuitos una gran reserva de respuesta transitoria y siempre pueden utilizarse de forma muy rápida y muy segura en el circuito en cualquier circunstancia.

 

Lea más aquí: Compruebe la resistencia de entrada negativa -Rneg y la reserva de seguridad de respuesta transitoria

4. estructura temporal del nivel de accionamiento

(diagrama inferior izquierdo)

Esta curva muestra el aumento de la amplitud de oscilación a lo largo del tiempo tras la conexión.

Tras la conexión, el oscilador comienza en el rango de ruido. La amplitud de oscilación aumenta exponencialmente de acuerdo con:

Fórmula de crecimiento de la amplitud de vibración

por lo que la constante de tiempo τ viene determinada por la diferencia entre las ganancias y las pérdidas negativas.

<p

<p>Límites del nivel de accionamiento:

  • Límite superior debido a la capacidad de carga mecánica del cuarzo
  • Límite inferior debido al suministro de energía necesario para la estabilización

.

Un nivel de accionamiento demasiado alto acelera el envejecimiento y la deriva, uno demasiado bajo empeora el jitter y el comportamiento de arranque

.

Significado técnico:

  • Al principio, la oscilación es muy pequeña y crece exponencialmente.
  • El nivel de accionamiento en estado estacionario resulta del equilibrio entre ganancias y pérdidas.
  • Un nivel de accionamiento demasiado alto puede dañar el cristal, uno demasiado bajo dificulta el arranque.

.

Afirmación básica:
Un oscilador correctamente dimensionado arranca rápidamente y hace funcionar el cristal dentro del rango de potencia admisible.

Un oscilador correctamente dimensionado arranca rápidamente y hace funcionar el cristal dentro del rango de potencia admisible.

 

Lea más aquí: Medición del nivel de accionamiento y de la corriente del cristal / Medición del tiempo de arranque del oscilador de cristal

Dimensionamiento del oscilador de cristal.

5 Capacidades parasitarias y sus efectos

(ilustración inferior central)

Las capacitancias parásitas están causadas por

  • Las patillas del circuito integrado (normalmente 1 - 3 pF)
  • Pistas conductoras (≈ 0,5 - 2 pF)
  • Las almohadillas de soldadura y la carcasa

Estas capacitancias

  • aumentan la capacitancia de carga efectiva
  • reducen la cantidad de -Rneg
  • desplazan el punto de funcionamiento óptimo

Los diseños con un CL especificado bajo son especialmente críticos, ya que los efectos parásitos tienen un fuerte efecto porcentual en ellos. En aplicaciones alimentadas por baterías, los fabricantes de circuitos integrados suelen especificar cristales SMD con bajas capacitancias de carga. Cristal de MHz típ. 8 pF. Cristal de 32,768 kHz hasta 4 pF. En tales aplicaciones, es aconsejable seleccionar una tolerancia del 1% como máximo para las capacitancias del circuito externo C₁ y C₂. Esto puede reducir en gran medida las influencias parasitarias en la frecuencia de funcionamiento del cuarzo.

Importancia técnica:

  • Las capacitancias parásitas aumentan involuntariamente la capacitancia de carga efectiva.
  • Influyen en la frecuencia del cristal, el tiempo de respuesta transitoria y la fiabilidad, así como en la reserva de resistencia negativa.
  • Son especialmente críticas para los cristales de bajo CL (< 10 pF).

Mensaje clave:
Las capacitancias parásitas deben tenerse siempre en cuenta al dimensionar los condensadores de carga/condensancias externas del circuito.

 

Más información aquí: Dimensionamiento de las capacitancias externas C1/C2 y determinación de Cstray / Determinación de las capacitancias parásitas Cpar en la PCB

6. influencia de la disposición en la estabilidad del oscilador

(ilustración inferior derecha)

Esta ilustración esquemática muestra los principios de disposición recomendados. La disposición de la placa de circuito impreso influye en el comportamiento del cristal en el circuito más de lo que se suele suponer.

Importancia técnica:

  • Conecte el cristal y los condensadores de carga muy cerca del circuito integrado.
  • Trazados cortos y simétricos
  • Sin señales ni planos de tierra bajo el cristal
  • Trazado de masa limpio y específico

Mensaje clave:
Un diseño deficiente puede inutilizar incluso un cristal seleccionado de forma óptima.

 

Más información: Validación de la disposición en la placa terminada: comprobación del jitter, la CEM y el comportamiento de arranque

7. resumen:

La figura ilustra que el funcionamiento de un oscilador de cristal no sólo depende del propio cristal, sino también de la interacción entre el oscilador IC, la ESR, la capacitancia de carga, los efectos parásitos y la disposición.

Para un diseño robusto del oscilador deben cumplirse las siguientes condiciones:

  • Cuarzo conESR bajaseleccione
  • para garantizar una reserva de resistencia negativa suficiente
  • Calcular las capacidades de carga de forma realista
  • Optimice sistemáticamente la disposición

Mensaje clave:

El cuarzo no sólo debe cumplir la especificación del CI, sino que debe ser significativamente inferior para compensar de forma fiable las influencias del proceso, la temperatura y el envejecimiento.

O simplemente llame a nuestros especialistas. Recibirá todo nuestro apoyo en el diseño. Su éxito es nuestro objetivo.

Teléfono de contacto

Nuestros expertos en frecuencias están a su disposición

Llama ahora

Escríbanos

Envíenos un correo electrónico - estaremos encantados de ayudarle

Escríbanos ahora
Webshop