1. introducción
Los osciladores de cuarzo generan señales de reloj muy estables, necesarias en casi todos los sistemas electrónicos, desde sencillos circuitos de microcontroladores hasta sistemas de transmisión de datos a alta velocidad.
La señal de salida de un oscilador debe corresponderse con la familia lógica o la interfaz posterior. A lo largo de las décadas, se han desarrollado varios estándares de salida, cada uno adaptado a los requisitos de su época y aplicación.
Este documento ofrece una visión general de los siete tipos de señal de salida más comunes para osciladores de cristal: CMOS, TTL, onda sinusoidal recortada, onda sinusoidal, LVPECL, LVDS y HSL.
Para cada tipo, se explica el desarrollo histórico, las propiedades eléctricas, la forma típica de la señal y las áreas preferidas de aplicación.
2. evolución histórica
El desarrollo de los tipos de señales de salida puede relacionarse estrechamente con la evolución de la tecnología de semiconductores y las crecientes exigencias en cuanto a frecuencias de reloj e integridad de la señal:
2.1 TTL (lógica de transistor-transistor) - alrededor de 1964
TTL fue uno de los primeros estándares lógicos digitales ampliamente utilizados y fue introducido por Texas Instruments como la serie 7400. Los osciladores con salida TTL funcionan con una tensión de alimentación de 5 V y ofrecen rangos de nivel directamente compatibles con las puertas TTL. Este estándar caracterizó la electrónica digital durante décadas y fue el estándar lógico dominante hasta la década de 1990.
2.2 CMOS (semiconductor de óxido metálico complementario) - alrededor de 1968
La tecnología CMOS fue desarrollada originalmente por RCA y se caracteriza por un consumo de corriente de reposo extremadamente bajo. Los osciladores CMOS proporcionan señales de salida de carril a carril, es decir, la salida oscila prácticamente entre 0 V y VCC. Con el avance de la miniaturización y la tendencia hacia tensiones de alimentación más bajas (3,3 V, 2,5 V, 1,8 V), CMOS se ha convertido en el estándar de salida más utilizado para osciladores de cristal.
2.3 Onda sinusoidal: desde los inicios de la tecnología de osciladores
Las señales de salida sinusoidales son tan antiguas como la propia tecnología de osciladores. Los osciladores de cuarzo oscilan físicamente de forma sinusoidal; todas las demás formas de señal sólo se generan mediante circuitos posteriores. Las salidas sinusoidales se utilizan preferentemente en la tecnología de alta frecuencia, en dispositivos de medición y en el procesamiento de señales analógicas, ya que no generan armónicos.
2.4 Onda sinusoidal recortada - alrededor de los años 70
La salida de onda sinusoidal recortada es un compromiso entre una salida de onda sinusoidal y una de onda cuadrada. La señal sinusoidal está limitada (recortada) en los picos, lo que da como resultado bordes más pronunciados que con una onda sinusoidal pura, pero menos armónicos que con una señal de onda cuadrada. Este tipo de salida se utilizaba sobre todo en telecomunicaciones y en aplicaciones antiguas de alta frecuencia. Hoy en día, los circuitos integrados de onda sinusoidal recortada se siguen utilizando principalmente en TCXO. Con esta tecnología se pueden construir TCXO mucho más eficientes energéticamente que con la tecnología CMOS. Por ello, los TCXO CSW se utilizan como referencia en dispositivos de navegación, sistemas de llamada de emergencia y pasarelas. Siempre que se requiera un alcance de señal (radio) y un posicionamiento de alta precisión.
2.5 LVPECL (Low-Voltage Positive Emitter-Coupled Logic) - a partir de los años 90
Con la necesidad de frecuencias de reloj cada vez más altas en los sistemas de redes y telecomunicaciones, LVPECL surgió como una lógica de salida diferencial rápida. LVPECL se basa en la tecnología clásica ECL (lógica de emisor acoplado), desarrollada en los años 60 para aplicaciones de alta velocidad, y la adapta a tensiones de alimentación más bajas (3,3 V en lugar de -5,2 V). LVPECL ofrece tiempos de conmutación extremadamente cortos y es adecuado para frecuencias muy superiores a 1 GHz.
2.6 LVDS (señalización diferencial de baja tensión) - a partir de 1994
LVDS se introdujo en 1994 como norma ANSI/TIA/EIA-644 y optimiza la transmisión de señales diferenciales para un bajo consumo de energía y altas velocidades de transmisión de datos. La baja oscilación de la tensión diferencial, de sólo 350 mV, permite operaciones de conmutación rápidas con una radiación electromagnética mínima. LVDS se utiliza ampliamente hoy en día en interfaces de pantalla, enlaces de datos serie y bloqueo FPGA.
2.7 HCSL (High-Speed Current Steering Logic) - alrededor de 2002
HCSL se desarrolló especialmente para el estándar PCI Express y ha sido el estándar de reloj de referencia desde la primera generación de PCIe. El PCI-SIG especificó HCSL como una señal diferencial basada en el modo de corriente con una oscilación de tensión muy baja, optimizada para los relojes de referencia de 100 MHz de los sistemas PCIe. Hoy en día, HCSL es indispensable en todos los PC, servidores y sistemas integrados con una interfaz PCIe.
3. formas de la señal de un vistazo
Los siguientes diagramas muestran las características de señal idealizadas de los siete tipos de salida. Observe los distintos rangos de tensión y desviaciones de oscilación, cruciales para la compatibilidad con receptores posteriores.
3.1 CMOS
La señal CMOS se caracteriza por su oscilación de tensión completa entre GND y VCC. Los umbrales de entrada VIL y VIH son típicamente el 30 % y el 70 % de VCC respectivamente, lo que garantiza una amplia relación señal/ruido. Las estructuras simétricas del excitador de salida (MOSFET de canal P/canal N) permiten tiempos de subida y bajada casi idénticos.
3.3 Onda sinusoidal recortada
A diferencia de la salida CMOS, la TTL no alcanza niveles rail-to-rail. El nivel alto (VOH) es típicamente 3,4 V (mínimo 2,4 V), el nivel bajo (VOL) un máximo de 0,4 V. Los umbrales asimétricos (VIL = 0,8 V, VIH = 2,0 V) son el resultado de la arquitectura de transistores bipolares. El llamado "rango prohibido" entre 0,8 V y 2,0 V no debe asumirse en funcionamiento estático.
3.3 Onda sinusoidal recortada
Con la salida de onda sinusoidal recortada, la señal de onda sinusoidal natural del resonador de cuarzo se limita a valores de umbral definidos. La línea discontinua muestra la onda sinusoidal sin recortar. El recorte da lugar a cruces por cero más pronunciados que con una onda sinusoidal pura, lo que facilita el control lógico posterior, mientras que el contenido armónico sigue siendo moderado.
3.4 Onda sinusoidal
La salida de onda sinusoidal proporciona el espectro más limpio de todas las formas de salida: lo ideal es una sola línea espectral en la frecuencia fundamental. La amplitud se especifica como tensión pico a pico (Vpp) o como potencia en dBm. Los valores típicos son de 0,5 a 1,0 Vpp o de 0 a +13 dBm en sistemas de 50 Ω.
3.5 LVPECL
LVPECL utiliza un enrutamiento de señal diferencial: dos salidas complementarias (Q y Q̅) oscilan en antifase alrededor de un nivel de modo común común (VCM), que suele ser VCC-1,3 V. La oscilación de tensión diferencial es de aproximadamente 800 mV. La arquitectura de fuente de corriente permite tiempos de conmutación extremadamente rápidos con un rebasamiento mínimo.
3.6 LVDS
LVDS se caracteriza por su oscilación de tensión diferencial especialmente baja, de sólo 350 mV. El nivel de modo común es de 1,25 V. El driver controlado por corriente (normalmente 3,5 mA) y la terminación de 100 Ω garantizan una alta integridad de la señal con un consumo mínimo. La baja amplitud minimiza la radiación electromagnética.
3.7 HCSL
HCSL funciona con una oscilación de tensión muy baja: VOH suele estar a 0,74 V y VOL a 0,17 V, lo que da como resultado un nivel de modo común de aproximadamente 0,45 V. La arquitectura de control de corriente está especialmente optimizada para los requisitos de la especificación PCIe y permite una adaptación precisa de la impedancia mediante terminaciones de 50 Ω a tierra.
4. comparación de las señales de salida
La siguiente tabla resume las principales propiedades de los siete tipos de salida:
Tipo | Tipo de señal | VCC (V) | VOH/ VOL (V) | Diff. desviación | Frecuencia máx. aprox. | Aplicación típica |
| CMOS | Single-ended | 1,8-5,0 | VCC/ 0 | - | ~285 MHz | Microcontroladores, FPGAs, tecnología digital general |
| TTL | Single-ended | 1,8-5,0 | 3,4/ 0,3 | - | ~150 MHz | Sistemas heredados, sistemas de control industrial |
| Sinusoidal recortada | Un solo extremo | 1,8/2,5/3,3 | variable | - | ~200 MHz | Telecomunicaciones, aplicaciones HF |
| Onda sinusoidal | Un solo extremo | 3,3/5,0/12 | variable | - | >1 GHz | Tecnología HF, dispositivos de medición, síntesis de frecuencia |
| LVPECL | Diferencial | 2,5/3,3 | ~2,4/ ~1,6 | ~800 mV | >3 GHz | Equipos de red, SONET/SDH, sincronización de alta velocidad |
| LVDS | Diferencial | 2,5/3,3 | ~1,43/ ~1,07 | 350 mV | >1 GHz | Interfaces de pantalla, enlaces serie, sincronización FPGA |
| HSL | Diferencial | 3,3 | 0,74/ 0,17 | ~570 mV | ~200 MHz | Reloj de referencia PCI Express (100 MHz) |
5 Principales diferencias
5.1 Single-ended vs. diferencial
La diferencia fundamental entre los tipos de salida es el encaminamiento de la señal. CMOS, TTL, onda sinusoidal recortada y onda sinusoidal son señales unipolares: hacen referencia a una masa común. LVPECL, LVDS y HCSL, en cambio, son señales diferenciales con dos líneas complementarias. Las señales diferenciales ofrecen ventajas decisivas a frecuencias más altas: suprimen las interferencias de modo común, permiten desviaciones de tensión más pequeñas y, por tanto, tiempos de conmutación más rápidos con menos radiación electromagnética.
5.2 Oscilación de tensión y relación señal/ruido
Con su salida de carril a carril, CMOS ofrece la mayor oscilación de tensión absoluta y, por tanto, la mejor relación señal/ruido estática. TTL tiene una relación señal/ruido más limitada debido a los niveles asimétricos. Los estándares diferenciales (LVPECL, LVDS, HSL) compensan sus menores desviaciones de tensión mediante el rechazo de modo común de la transmisión diferencial, lo que significa que suelen funcionar de forma más fiable en entornos perturbados que las señales single-ended.
5.3 Consumo de energía
Los osciladores CMOS casi no consumen corriente en estado estático; el consumo aumenta proporcionalmente a la frecuencia (disipación de potencia dinámica). TTL tiene un consumo de corriente de reposo constantemente superior debido a la arquitectura bipolar. LVPECL requiere resistencias de terminación externas y tiene el mayor consumo de corriente de los estándares diferenciales. LVDS es conocido por su bajo consumo de corriente (normalmente 3,5 mA de corriente de driver). HCSL se encuentra entre LVDS y LVPECL en términos de consumo de energía.
5.4 Gama de frecuencias y principales aplicaciones
Para frecuencias de hasta unos 200 MHz, los osciladores CMOS son la primera opción en la mayoría de los casos debido a su versatilidad, diseño de circuito sencillo y amplia disponibilidad. A partir de unos 200 MHz, se recomiendan las salidas diferenciales. LVPECL ofrece las frecuencias más altas (>3 GHz) y se utiliza en equipos de redes y telecomunicaciones. LVDS cubre una amplia gama media y es especialmente común en aplicaciones FPGA y de visualización. HCSL está optimizado para su nicho de aplicación: el reloj de referencia de 100 MHz para PCI Express.
5.5 Terminación y complejidad del circuito
Las salidas CMOS y TTL no suelen requerir terminación externa para longitudes de cable cortas, lo que las hace especialmente fáciles de utilizar. LVPECL requiere resistencias de terminación externas obligatorias (normalmente: terminación Thevenin a VCC-2 V o resistencias a tierra), lo que aumenta la complejidad del circuito. LVDS se termina con una resistencia diferencial de 100 Ω en el receptor como estándar. HCSL utiliza resistencias de 50 Ω a tierra en cada salida.
6. sobreimpulso de las señales de salida del oscilador
6.1 ¿Qué son los sobreimpulsos?
Los sobreimpulsos y los subimpulsos son picos de tensión de corta duración que se producen durante las operaciones de conmutación rápida. Con un flanco ascendente, la tensión se dispara brevemente por encima de VCC (sobreimpulso), con un flanco descendente brevemente por debajo de GND (subimpulso). Esto suele ir seguido de oscilaciones amortiguadas, que se denominan "zumbido".
La causa radica en la combinación de los bordes de conmutación muy pronunciados del excitador de salida y las inductancias y capacitancias parásitas de la pista conductora, la carcasa y la capacitancia de carga. Desde un punto de vista físico, se crea un circuito resonante a partir de la inductancia de línea y la capacitancia de entrada del receptor. Cuanto más pronunciado sea el flanco de conmutación y más larga la pista conductora, más pronunciado será el rebasamiento.
6.4 Sobreimpulso con señales de un solo extremo
CMOS: El más afectado. Los controladores simétricos MOSFET de P/N-canal generan bordes muy pronunciados que, en combinación con las inductancias de línea, provocan sobreimpulsos pronunciados. Especialmente con los modernos osciladores CMOS de bajo voltaje (1,8 V), los sobreimpulsos relativos a la tensión de alimentación pueden ser significativos.
TTL: También susceptible, pero por razones ligeramente diferentes. La etapa de salida asimétrica en forma de tótem genera un breve pico de corriente en el flanco ascendente si ambos transistores conducen al mismo tiempo (conducción cruzada). Los bordes típicamente algo más lentos en comparación con los CMOS modernos mitigan ligeramente el problema.
Onda sinusoidal recortada: significativamente menos susceptible. Debido a los picos de amplitud limitados y a los bordes comparativamente suaves, hay considerablemente menos energía de alta frecuencia que podría estimular las reflexiones y el timbre. El recorte actúa como un limitador de amplitud natural que suprime los excesos en la señal.
Onda sinusoidal: Prácticamente inmune a los clásicos sobreimpulsos. Como la señal no contiene transiciones de borde bruscas, no se genera ningún impulso de energía de banda ancha que pueda excitar las resonancias de línea. Sin embargo, los desajustes de impedancia pueden provocar ondas estacionarias y reflexiones que modifiquen la amplitud de la señal en determinados puntos. Esto se controla utilizando la terminación de RF clásica (terminación de 50 Ω o 75 Ω).
6.5 Superposición con señales diferenciales
LVPECL: Intrínsecamente bien suprimidos gracias a la etapa de salida de fuente de corriente. El control de corriente limita naturalmente la máxima inclinación del borde. Sin embargo, pueden producirse reflexiones si la terminación es insuficiente, ya que LVPECL funciona a frecuencias muy altas. El circuito Thevenin o seguidor de emisor correcto es crucial en este caso, no principalmente por los sobreimpulsos, sino para garantizar el punto de funcionamiento correcto y evitar las reflexiones.
LVDS: Muy robusto por diseño. El driver controlado por corriente suministra una corriente constante de normalmente 3,5 mA a la terminación diferencial de 100 Ω, lo que limita físicamente la oscilación de tensión. Incluso con discontinuidades de impedancia, las reflexiones siguen siendo pequeñas, ya que la baja oscilación de tensión de sólo 350 mV proporciona poca energía para interferencias. LVDS es uno de los estándares más favorables en términos de integridad de la señal.
HSL: Se comporta de forma similar a LVDS debido a su arquitectura basada en corriente. La oscilación de tensión muy baja y la terminación de 50 Ω a tierra garantizan una adaptación de impedancia limpia. En la especificación PCIe, los rebasamientos permitidos se definen explícitamente y se toleran de forma estricta, por lo que los osciladores compatibles con HCSL ya cumplen estos requisitos por defecto.
6.6 Contramedidas para controlar los sobreimpulsos
La medida más eficaz para señales de un solo extremo (especialmente CMOS y TTL) es una resistencia en serie directamente a la salida del oscilador, normalmente en el rango de 22 a 47 Ω. Junto con la impedancia de la línea, esta resistencia forma un divisor de tensión que amortigua el flanco y absorbe las reflexiones. El valor óptimo resulta de la diferencia entre la impedancia de línea y la impedancia de salida del excitador.
Además, también ayudan las trazas cortas con impedancia controlada, la minimización de las vías en la línea de reloj, un plano de tierra continuo bajo la línea de señal y suficientes condensadores de desacoplamiento cerca del oscilador (normalmente 100 nF cerámicos más 10 µF). Algunos fabricantes de osciladores CMOS también ofrecen modelos con pendiente de flanco controlada (control de slew rate), que ya mitigan el problema en el conductor.
Para las señales diferenciales (LVPECL, LVDS, HCSL), la medida más importante es una terminación correcta de acuerdo con la especificación. Además, las dos líneas de un par diferencial deben encaminarse siempre con la misma longitud y acoplarse estrechamente para minimizar el skew (diferencias de tiempo de ejecución) y mantener el rechazo de modo común.
7. apoyo a la toma de decisiones
La elección del tipo de salida adecuado depende de cuatro factores principales: la frecuencia de reloj requerida, la familia lógica del receptor, el presupuesto de energía disponible y los requisitos de integridad de la señal.
Caso práctico | Recomendación |
| Tecnología digital general, µC, FPGA-I/O (hasta ~200 MHz) | CMOS: solución más sencilla y económica, de carril a carril, mayor disponibilidad, tensión de alimentación flexible (1,8-5,0 V) |
| Sistemas heredados de 5 V, controladores industriales | TTL: directamente compatible con familias lógicas antiguas de 5 V; cada vez más sustituido por CMOS con alimentación de 5 V |
| Aplicaciones HF, circuitos basados en transformadores | Onda sinusoidal recortada o sinusoidal: el menor contenido armónico reduce los problemas de compatibilidad electromagnética y permite una síntesis de frecuencia precisa. |
| Equipos de red de alta velocidad (>622 MHz) | LVPECL - Máxima velocidad de conmutación, ideal para SONET/SDH, Ethernet PHYs y relojes backplane |
| Reloj FPGA, transmisión de datos serie, interfaces de pantalla | LVDS - Compromiso óptimo entre velocidad, consumo de energía y comportamiento CEM |
| Reloj de referencia PCI Express | HCSL - El único reloj estándar especificado por el PCI-SIG para sistemas PCIe |